

Electronic Complements

Second call exam


23 January 2013, 9-12

(Duration: 3 hours)

- Write your name, student number and course on all sheets you hand in.
- Talking is not allowed. If you do it, your exam will be canceled. Switch off your cellular telephone.
- If you give up, write "I Desist" on the exam sheet and hand it in.
- The exam has 6 questions and the maximum score for each is written in brackets.
- Write legible. Justify all your answers!
- Good luck!

Question 1 (4)


The circuit below is a voltage controlled oscillator.



- How does the circuit work?
- Sketch the signal in important points
- Design the circuit for 1 kHz for a certain V_{in} .

Question 2 (4)

The figure below shows an analog multiplier and divider



- a) How many 'quadrants' does the circuit have?
 b) give the relation between V_x , V_y , V_z and V_o .

Question 3 (4)

A phase-locked loop (PLL), supplied with 5 volt and 0, has the following parameters:

Phase-detector/phase comparator (PD): $K_d = 1 \text{ V}$

Filter: Low-pass filter (LPF) with $C = 1 \text{ nF}$, $R = 1 \text{ k}\Omega$

Voltage-controlled oscillator (VCO): $K_o = 2 \text{ kHz/V}$, $f_0 = 100 \text{ kHz}$ for $V_i = 0$.

K_v is defined as the product of K_d and K_o .

- a) Derive an expression for the closed-loop transfer function of the phase,

$$H(s) \equiv \frac{\theta_o(s)}{\theta_i(s)}$$

Consider the PLL without the LPF filter

- b) What is the response time to a sudden step change in frequency at the input?
 c) Now insert a frequency divider (1:N) between the output of the VCO and the second input of the phase detector. Assuming a 1 MHz signal at the first input of the PLL, what signal will be the output of the VCO when lock is established?

Question 4 (2)

To an ideal phase detector with $K_d = 1 \text{ V/rad}$ two signals are connected at the inputs:

$$V_i(t) = A \cos(\omega_i t)$$

$$V_o(t) = B \sin(\omega_o t)$$

with t time, A and B amplitudes of the signals and ω_i and ω_o frequencies changing in time:

$$\omega_i = \omega + at$$

$$\omega_o = \omega - at$$

with a and ω constants. What is the signal at the output of this phase detector?

Question 5 (3)

Explain how an edge-triggered JK flip flop (type III PD) works when used as a phase detector. What is the sensitivity of this PD?

Question 6 (3)

Logarithmic amplifiers, like all amplifiers, suffer from many non-ideal effects. An example is the polarization current (entering into the input terminals V_p and V_n of the amplifier element). Explain two ways of eliminating this non ideality.

----- end -----

Complementos de Electrónica

Exame época recurso
23 de Janeiro de 2014, 9-12
(Duração: 3 horas)




Universidade do Algarve
MIEET

- Escreva o seu nome, nº de aluno e curso em todas as folhas que entregar.
- Não é permitido falar com os colegas durante o exame. Se o fizer, terá a prova anulada. Desligue o telemóvel.
- Caso opte por desistir, escreva “Desisto”, assine e entregue a prova.
- O exame tem 6 perguntas e a cotação de cada aparece entre parêntesis.
- Faça letra legível. Sempre justifica as respostas!
- Boa sorte!

Pergunta 1 (4)

O circuito abaixo é um VCO.




$$R1 = R2 = R4 = 2R5$$

- Explique o funcionamento do circuito?
- Façac esboços dos sinais em pontos relevantes
- Dê valores para os parametros para obter 1 kHz.

Pergunta 2 (4)

A figura abaixo mostra um multiplicador/divisor analógico



- a) Quantos 'quadrantes' este circuito implementa?
 b) Dê a relação entre V_x , V_y , V_z e V_o .

Pergunta 3 (4)

Uma *phase-locked loop* (PLL), tem os seguintes parâmetros:

Phase-detector/phase comparator (PD): $K_d = 1 \text{ V}$

Filtro: Low-pass filter (LPF) com $C = 1 \text{ nF}$, $R = 1 \text{ k}\Omega$

Voltage-controlled oscillator (VCO): $K_o = 2 \text{ kHz/V}$, $f_0 = 100 \text{ kHz}$ for $V_i = 0$.

K_v is defined as the product of K_d and K_o .

- a) Calcule uma expressão para a função de transferência de fase em malha fechada,

$$H(s) \equiv \frac{\theta_o(s)}{\theta_i(s)}$$

Considere a PLL sem filtro.

- b) Que é o tempo característico para um degrau da frequência na entrada?
 c) Agora insere divisor de frequência (1:N) entre a saída do VCO e a entrada do detector da fase. Assumindo uma sinal de 1 MHz à entrada da PLL, que será o sinal a saída do VCO quando a PLL encontra-se sincronizada?

Pergunta 4 (2)

A um detector da fase ideal, com um $K_d = 1 \text{ V/rad}$ dois sinais são ligados:

$$V_i(t) = A \cos(\omega_i t)$$

$$V_o(t) = B \sin(\omega_o t)$$

onde t represente tempo, A e B amplitudes dos sinais e ω_i e ω_o frequências variadas em tempo de seguinte forma:

$$\omega_i = \omega + at$$

$$\omega_o = \omega - at$$

com a e ω constantes. Que será o sinal da saída do detector da fase?

Pergunta 5 (3)

Explique o funcionamento de um edge-triggered JK flip flop (type III PD) funciona quando usado como detector da fase. Qual a sensibilidade desse PD?

Pergunta 6 (3)

Amplificadores logaritmicos, tal como todos os amplificadores, sofram dos efeitos não ideais. Um exemplo é a corrente da polarização (correntes de entrada do amplificador nos terminais V_p e V_n). Dê duas maneiras para eliminar este efeito não desejado.

----- fim -----